무어의 법칙: 지수 곡선이 아니라 파동 형태

문광주 기자 / 기사승인 : 2021-08-19 21:45:49
  • -
  • +
  • 인쇄
3;50" 읽기
* 무어의 법칙(Moore’s Law), 2년마다 집적 회로의 트랜지스터 수가 두 배로 증가할 것
* 연구원 발견, 1973년까지 트랜지스터 밀도는 17개월마다, 그다음은 33개월마다 평균 두 배
* 매번 파동이 일 때마다 트랜지스터 밀도는 6년 만에 10배 증가, 3년 동안 개발이 정체
* 현재 물결이 끝나면 큐빗 정원(Garden)이 또 다른 실리콘 언덕 대신 기다리고 있을 듯

무어의 법칙: 지수 곡선 대신 파동
마이크로 칩의 소형화는 6개의 물결로 이루어졌다. 남은 것은 몇 개일까?


우리가 생각했던 것과 다르다.
유명한 ‘무어의 법칙(Moore’s Law)’에 따르면 컴퓨터 칩의 소형화는 기하급수적으로 진행되어야 한다. 대신, 분석이 밝힌 것처럼 1959년 이후 마이크로칩 개발은 6개의 규칙적인 파동을 보여주었다. 트랜지스터 밀도는 6년 동안 10배 증가하고 3년 동안 정체됐다. 전문 잡지 "PLoS ONE"의 연구팀에 따르면 다음 급증은 이제 기한이 지났지만 실리콘 기술의 마지막이 될 수 있다. 

▲ 언제까지 실리콘 마이크로칩을 소형화할 수 있을까?

1965년 미국 엔지니어 Gordon Moore는 미래의 컴퓨터 회로 소형화가 기하급수적 곡선을 따라갈 것이라고 예측했다. 즉, 2년마다 집적 회로의 트랜지스터 수가 두 배로 증가할 것이라는 것이다. 무어의 법칙은 또한 부분적으로 단위 면적당 트랜지스터와 관련이 있다. 실제로 칩 부품은 크기가 수 나노미터에 불과할 정도로 작아졌다.

무어의 법칙이 시험대에 올랐다.

무어의 법칙은 실제로 과거의 발전대로 얼마나 잘 적용될까?
이것은 미래에 대해 무엇을 말할까?
뉴욕 록펠러 대학의 데이빗 버그(David Burg)와 제시 아수벨(Jesse Asubel)이 최근 조사를 시작했다. 이를 위해 그들은 1959년부터 현재까지 칩 제조업체인 페어차일드와 인텔의 데이터를 평가했다. 그리고 데이터에서 단위 면적당 트랜지스터 밀도의 과정을 재구성했다.

결과:
대략적으로 말해서, 곡선의 기울기가 두 단계를 보여주더라도 무어의 법칙은 맞는 것 같다. 연구원들이 발견한 바와 같이 1973년까지 트랜지스터 밀도는 17개월마다, 그다음은 33개월마다 평균 두 배가 되었다. 그러나 자세히 분석하면 "지수 곡선의 일반적인 가속 특성 대신 데이터가 여러 단계의 명확한 감속으로 변동을 보여준다"고 Burg와 Asubel이 보고했다.
▲ 1973년까지 트랜지스터 밀도는 17개월마다, 그다음은 33개월마다 평균 두 배가 되었다.

6단계의 발전

이러한 변동은 놀랍도록 규칙적인 파동으로 밝혀졌다.
1959년 이후로 칩 개발은 6단계의 가속화된 소형화 단계를 거쳤으며 각 단계마다 정체 단계가 있었다. 연구팀은 "매번 파동이 일 때마다 트랜지스터 밀도는 6년 만에 10배 증가했다가 3년 동안 개발이 정체됐다"고 말했다.

이러한 물결의 원동력은 칩 생산의 결정적인 혁신으로 주도됐다고 연구원은 다음과 같이 보고했다.
첫 번째 단계는 Bell Labs의 실리콘 트랜지스터 및 포토리소그래피 발명에 이어, 두 번째 단계는 최초의 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)가 특허를 받은 이후에 시작됐다. 세 번째 물결은 1971년 인텔이 구현한 실리콘 게이트 기술(SGT)에 의해 시작됐다.

네 번째 물결은 1977년 단 채널-MOS(HMOS) 특허를 기반으로 하며, 이는 다시 마이크로칩의 트랜지스터를 고밀도화하는 것을 가능하게 했다. 1989년에는 캐시 및 수학-보조 프로세서가 탑재된 80486 칩이 시장에 출시되면서 소형화에 대한 또 다른 노력이 이어졌다.
그 후 1990년대에는 심(deep) 자외선 엑시머 레이저 리소그래피의 개발과 함께 제6의 물결이 시작되어 회로의 더욱 소형화를 가능하게 했다. 연구원들은 "1998년 이후 생산된 모든 프로세서는 이 기술을 기반으로 한다"고 말했다.
▲ 이 로그 표현은 6개의 소형화 파동의 가속 위상을 보여준다. © Burg and Asubel / PLoS ONE, CC-by-sa 4.0

실리콘의 끝은 언제일까?

그러나 그 이후로 개발은 중단됐다.
"지난 20년 동안 트랜지스터 소형화의 진행은 상당히 둔화됐다"고 Burg와 Asubel이 보고핶다. 트랜지스터 밀도와 프로세서 성능을 더욱 향상시키는 기술 개발이 있었지만 물리적 효과와 점점 더 높은 비용으로 인해 소형화가 더욱 어려워졌다.

과학자들은 "우리의 분석에 따르면 트랜지스터 소형화의 다음 급증은 이미 기한이 지났을 것"이라고 주장했다. 그들은 실리콘 칩이 새로운 기술로 대체될 때까지 이러한 물결이 한두 번만 있을 가능성이 매우 높다고 생각한다. 실리콘의 발전과 다른 재료와 공정의 지형 변화가 임박했다.”

향후 전망?

사실, 수많은 대체 기술이 이미 테스트되고 있다.
연구원들은 개별 원자로 만든 메모리와 회로, 나노튜브로 만든 트랜지스터 또는 전자스핀을 컴퓨팅 장치로 실험하고 있다. 광자 부품 및 마이크로 칩에 대한 연구도 수행되고 있다. 동시에 양자 컴퓨터와 양자 기반 통신이 빠르게 발전하고 있다.

"현재 물결이 끝나면 큐빗 정원이 또 다른 실리콘 언덕 대신 기다리고 있을 수 있다"고
Asubel은 추측한다. 최초의 양자 컴퓨터는 이미 기존 컴퓨터에서 달성할 수 있는 것 이상의 성능인 양자 우위를 입증했을 수 있다.

최초의 1천 큐비트(Qbit) 컴퓨터도 이미 개발 중이다.
어떤 기술이 미래 개발의 기초가 될 것인지에 대한 질문에 관계없이 Asubel과 Burg는 주로 새로운 응용 프로그램 및 기술 제품에서 이에 대한 동인을 보고 있다. 여기에는 적응형 알고리즘과 AI 시스템, 자율주행 또는 5G 기술과 연결된 하드웨어가 포함된다. 그들은 모두 더 빠르고 더 작은 프로세서와 더 높은 성능이 필요할 것이다.
(PLoS ONE, 2021; doi: )
출처: Terry Collins Association

[더사이언스플러스=문광주 기자]

[저작권자ⓒ the SCIENCE plus. 무단전재-재배포 금지]

  • 글자크기
  • +
  • -
  • 인쇄
뉴스댓글 >

주요기사

+

많이 본 기사

Basic Science

+

Technology

+

Photos

+